Il testo è suddiviso in quattro parti: Fondamenti e Strutturazione Firmware (unità di elaborazione, reti logiche, modelli di parte controllo, memorie, parallelismo, comunicazioni), Macchina Assembler e Processi (rappresentazione ed esecuzione di processi, uso e indirizzamento della memoria, spazi d’indirizzamento, macchine Risc e Cisc, cooperazione tra processi e loro supporto), Architettura Base di Elaboratori General-Purpose (interpretazione delle istruzioni, prestazioni, gerarchie di memoria, cache, ingresso-uscita), Architetture Parallele (strutturazione e valutazione delle computazioni parallele, architetture con parallelismo a livello d’istruzioni, multithreading, architetture multiprocessor a memoria condivisa e multicomputer a memoria distribuita).
Oltre che utilizzabile da professionisti e ricercatori, il testo contiene materiale per più corsi sull’architettura dei sistemi di elaborazione, e può essere utilizzato in modo del tutto modulare selezionando facilmente specifici capitoli o parti di essi. La trattazione fa ampio uso di esempi ed esercizi svolti.
Le propedeuticità necessarie sono quelle di una preparazione di base a livello universitario nei settori della matematica, della programmazione e degli algoritmi.
Rispetto alla prima edizione sono sviluppati a fondo i temi delle gerarchie di memoria, architetture ILP scalari e superscalari, in-order vs out-of-order, VLIW, multithreading, multicore, cache coherence.
Il Libro "Architettura degli Elaboratori" di Marco Vanneschi, editore Pisa University Press, è in vendita anche su Amazon.it al prezzo di € 27,20
(al netto dello sconto del 15%).
Nessun commento:
Posta un commento